Ang American Semiconductor ay Gumagawa ng Isang Hakbang Patungo sa US Domestic Chip Packaging

Ang malawakang kakulangan ng mga semiconductor sa nakalipas na taon ay naging sanhi ng maraming tao na tumuon sa supply chain resilience, na may mga panawagan na pataasin ang paggawa ng chip sa US Ang US Innovation and Competition Act (USICA), na nagpasa sa Senado noong Hunyo, ay nagmumungkahi ng $52 bilyon upang tumulong domestic semiconductor production, at naghihintay ng aksyon ng House. Bagama't ang pangunahing pokus para sa maraming tao ay ang pagpapalaki ng domestic na bahagi ng produksyon ng mga silicon chips, hindi natin dapat palampasin ang chip packaging - ang mahalagang proseso ng pag-encapsulate ng mga chips na iyon upang maprotektahan ang mga ito mula sa pinsala at magamit ang mga ito sa pamamagitan ng pagkonekta sa kanilang circuitry sa labas ng mundo. Ito ay isang lugar na magiging mahalaga kapwa para sa katatagan ng supply chain gayundin para mapanatili ang mga pagsulong sa teknolohiya sa hinaharap sa electronics. 

Ang pag-iimpake ay mahalaga sa paggawa ng semiconductor chips na magagamit

Ginagawa ang integrated circuit (IC) chips sa mga silicon wafer sa multibillion dollar na pabrika na kilala bilang "fabs." Ang mga indibidwal na chips o "die" ay ginawa sa paulit-ulit na mga pattern, na ginawa sa mga batch sa bawat wafer (at sa mga batch ng mga wafer). Ang isang 300 mm wafer (mga 12 pulgada ang lapad), ang laki na karaniwang ginagamit sa mga pinakamodernong tela, ay maaaring magdala ng daan-daang malalaking microprocessor chip, o libu-libong maliliit na controller chips. Ang proseso ng produksyon ay naka-segment sa isang "front end of the line" (FEOL) phase kung saan ang bilyun-bilyong microscopic transistor at iba pang mga device ay nilikha gamit ang patterning at etching na proseso sa katawan ng silicon, na sinusundan ng "back end ng linya ” (BEOL) kung saan ang isang mata ng mga bakas ng metal ay inilatag upang ikonekta ang lahat. Ang mga bakas ay binubuo ng mga vertical na segment na tinatawag na "vias," na nagkokonekta naman ng mga pahalang na layer ng mga kable. Kung mayroon kang bilyun-bilyong transistor sa isang chip (ang A13 processor ng iPhone 15 ay may 15 bilyon), kailangan mo ng maraming bilyong wire para ikonekta ang mga ito. Ang bawat indibidwal na mamatay ay maaaring magkaroon ng ilang kilometro sa kabuuan ng mga kable kapag naunat, upang maisip natin na ang mga proseso ng BEOL ay medyo kumplikado. Sa pinakalabas na layer ng die (kung minsan ay gagamitin nila ang likod ng die pati na rin ang harap), ang mga designer ay naglalagay ng mga microscopic pad na ginagamit upang ikonekta ang chip sa labas ng mundo. 

Matapos maproseso ang ostiya, ang bawat isa sa mga chips ay isa-isang "sinusuri" gamit ang isang test machine upang malaman kung alin ang mabuti. Ang mga ito ay pinutol at inilalagay sa mga pakete. Ang isang pakete ay nagbibigay ng parehong pisikal na proteksyon para sa chip, pati na rin isang paraan upang ikonekta ang mga de-koryenteng signal sa iba't ibang mga circuit sa chip. Pagkatapos ma-package ang isang chip maaari itong ilagay sa mga electronic circuit board sa iyong telepono, computer, kotse, o iba pang mga device. Ang ilan sa mga paketeng ito ay kailangang idinisenyo para sa matinding kapaligiran, tulad ng sa engine compartment ng isang kotse o sa isang cell phone tower. Ang iba ay kailangang napakaliit para magamit sa loob ng mga compact na device. Sa lahat ng kaso, kailangang isaalang-alang ng taga-disenyo ng package ang mga bagay tulad ng mga materyales na gagamitin upang mabawasan ang stress o pag-crack ng die, o para sa pagpapalawak ng thermal at kung paano ito makakaapekto sa pagiging maaasahan ng chip.

Ang pinakaunang teknolohiyang ginamit para ikonekta ang silicon chip sa mga lead sa loob ng package ay wire bonding, isang mababang-temperatura na proseso ng hinang. Sa prosesong ito, ang napakapinong mga wire (karaniwan ay ginto o aluminyo, kahit pilak at tanso ay ginagamit din) ay pinagdugtong sa isang dulo sa mga metal pad sa chip, at sa kabilang dulo sa mga terminal sa isang metal na frame na humahantong sa labas. . Ang proseso ay pinasimunuan sa Bell Labs noong 1950s, na may maliliit na wire na pinindot sa ilalim ng presyon sa mga chip pad sa mataas na temperatura. Ang mga unang makina na gumawa nito ay naging available noong huling bahagi ng 1950s, at noong kalagitnaan ng 1960s, ang ultrasonic bonding ay binuo bilang alternatibong pamamaraan.

Sa kasaysayan, ang gawaing ito ay ginawa sa Timog-silangang Asya dahil ito ay medyo masinsinang paggawa. Simula noon, ang mga automated na makina ay binuo upang gawin ang wire bonding sa napakataas na bilis. Marami pang ibang mas bagong teknolohiya sa packaging ang binuo, kabilang ang tinatawag na "flip chip." Sa prosesong ito, ang mga microscopic na metal pillar ay idineposito (“nabunggo”) sa mga pad sa chip habang nasa wafer pa ito, at pagkatapos ay pagkatapos masuri ang magandang die ay ibinabaliktad at ihahanay sa mga katugmang pad sa isang pakete. Pagkatapos ang panghinang ay natunaw sa isang proseso ng reflow upang pagsamahin ang mga koneksyon. Ito ay isang mahusay na paraan upang gumawa ng libu-libong koneksyon nang sabay-sabay, bagama't kailangan mong maingat na kontrolin ang mga bagay upang matiyak na ang lahat ng mga koneksyon ay maayos. 

Kamakailan lamang, ang packaging ay nakakuha ng higit na pansin. Ito ay dahil sa mga bagong teknolohiya na nagiging available, ngunit pati na rin sa mga bagong application na nagtutulak sa paggamit ng chip. Pangunahin ang pagnanais na pagsamahin ang maraming chips na ginawa gamit ang iba't ibang teknolohiya sa isang pakete, na tinatawag na system-in-package (SiP) chips. Ngunit hinihimok din ito ng pagnanais na pagsamahin ang iba't ibang uri ng mga device, halimbawa isang 5G antenna sa parehong pakete ng radio chip, o mga application ng artificial intelligence kung saan isinasama mo ang mga sensor sa mga computing chip. Ang malalaking semiconductor foundries tulad ng TSMC ay gumagana sa "chiplets" at "fan out packaging" pati na rin, habang ang Intel
INTC
ay may naka-embed na multi-die interconnect (EMIB) at Foveros die-stacking technology na ipinakilala sa Lakefield mobile processor nito noong 2019.

Karamihan sa mga packaging ay ginagawa ng mga third party na contract manufacturer na kilala bilang "outsourced assembly and test" (OSAT) na kumpanya, at ang sentro ng kanilang mundo ay nasa Asya. Ang pinakamalaking supplier ng OSAT ay ang ASE ng Taiwan, Amkor Technology
AMKR
headquartered sa Tempe, Arizona, Jiangsu Changjiang Electronics Tech Company (JCET) ng China (na nakakuha ng STATS ChipPac na nakabase sa Singapore ilang taon na ang nakararaan), at Siliconware Precision Industries Co., Ltd. (SPIL) ng Taiwan, na nakuha ng ASE sa 2015. Maraming iba pang mas maliliit na manlalaro, lalo na sa China, na kinilala ang OSAT bilang isang madiskarteng industriya ilang taon na ang nakalipas.

Ang isang pangunahing dahilan kung bakit nakakaakit ng pansin ang packaging kamakailan ay dahil ang mga kamakailang paglaganap ng Covid-19 sa Vietnam at Malaysia ay malaki ang naiambag sa paglala ng krisis sa supply ng semiconductor chip, na may mga pagsasara ng planta o pagbabawas ng mga tauhan na ipinapatupad ng mga lokal na pamahalaan na pinutol o binabawasan ang produksyon sa loob ng mga linggo sa isang oras. Kahit na namumuhunan ang gobyerno ng US sa mga subsidyo upang pasiglahin ang domestic semiconductor manufacturing, karamihan sa mga natapos na chips ay pupunta pa rin sa Asia para sa packaging, dahil doon naroroon ang industriya at mga network ng supplier at kung nasaan ang base ng kasanayan. Kaya ang Intel ay gumagawa ng mga microprocessor chip sa Hillsboro, Oregon o Chandler, Arizona, ngunit nagpapadala ito ng mga natapos na wafer sa mga pabrika sa Malaysia, Vietnam, o Chengdu, China para sa pagsubok at packaging.

Maaari bang maitatag ang chip packaging sa US?

May mga makabuluhang hamon sa pagdadala ng chip packaging sa US, dahil ang karamihan sa industriya ay umalis sa mga baybayin ng Amerika malapit sa kalahating siglo na ang nakalipas. Ang bahagi ng North American sa pandaigdigang produksyon ng packaging ay nasa paligid lamang ng 3%. Nangangahulugan iyon na ang mga network ng supplier para sa mga kagamitan sa pagmamanupaktura, mga kemikal (tulad ng mga substrate at iba pang materyales na ginagamit sa mga pakete), mga lead frame, at higit sa lahat ay hindi pa umiral sa US ang isang base ng kasanayan ng may karanasang talento para sa malaking bahagi ng negosyo. mahabang panahon. Inanunsyo lang ng Intel ang $7 bilyong pamumuhunan sa isang bagong packaging at pabrika ng pagsubok sa Malaysia, bagama't inihayag din nito ang mga planong mamuhunan ng $3.5 bilyon sa mga operasyon nito sa Rio Rancho, New Mexico para sa teknolohiyang Foveros nito. Kamakailan ding inihayag ng Amkor Technology ang mga planong palawakin ang kapasidad sa Bac Ninh, Vietnam hilagang-silangan ng Hanoi.

Ang isang malaking bahagi ng problemang ito para sa US ay ang advanced na chip packaging ay nangangailangan ng napakaraming karanasan sa produksyon. Sa una mong pagsisimula ng produksyon, malamang na mababa ang mga yield ng magagandang tapos na naka-package na chips, at habang gumagawa ka ng higit pa, patuloy mong pinagbubuti ang proseso at ang ani ay nagiging mas mahusay. Ang malalaking chip customer sa pangkalahatan ay hindi handang makipagsapalaran sa paggamit ng mga bagong domestic supplier na maaaring tumagal ng mahabang panahon upang maabot ang yield curve na ito. Kung ikaw ay may mababang packaging yield, ikaw ay magtapon ng mga chips na kung hindi man ay mabuti. Bakit kumuha ng pagkakataon? Kaya kahit na gumawa kami ng mas advanced na chips sa US, malamang na pupunta pa rin sila sa Far East para sa packaging.

Gumagawa ng ibang diskarte ang Boise, American Semiconductor, Inc. na nakabase sa Idaho. Pinapaboran ng CEO na si Doug Hackler ang "viable reshoring batay sa mabubuhay na pagmamanupaktura." Sa halip na habulin lamang ang high-end na chip packaging na tulad ng ginagamit para sa mga advanced na microprocessors o 5G chips, ang kanyang diskarte ay ang paggamit ng bagong teknolohiya at ilapat ito sa mga legacy chips kung saan maraming demand, na magbibigay-daan sa kumpanya na isagawa ang mga proseso nito at matuto. Ang mga legacy chips ay mas mura rin, kaya ang pagkawala ng ani ay hindi gaanong isyu sa buhay-at-kamatayan. Itinuturo ng Hackler na 85% ng mga chip sa isang iPhone 11 ay gumagamit ng mga mas lumang teknolohiya, halimbawa ay ginawa sa mga semiconductor node na 40 nm o mas matanda (na siyang mainit na teknolohiya noong isang dekada). Sa katunayan, marami sa mga kakulangan sa chip na kasalukuyang sumasalot sa industriya ng sasakyan at iba pa ay para sa mga legacy chip na ito. Kasabay nito, sinusubukan ng kumpanya na maglapat ng bagong teknolohiya at automation sa mga hakbang sa pagpupulong, na nag-aalok ng ultra-thin chip scale packaging gamit ang tinatawag nitong prosesong semiconductor on polymer (SoP) kung saan ang isang wafer na puno ng die ay nakakabit sa isang backside polymer at pagkatapos ay inilagay sa isang thermal transfer tape. Pagkatapos ng pagsubok sa karaniwang mga automated tester, ang mga chips ay diced sa mga tape carrier, at inililipat sa mga reels o iba pang mga format para sa high speed na automated assembly. Iniisip ng Hackler na dapat maging kaakit-akit ang packaging na ito sa mga manufacturer ng Internet-of-Things (IoT) na device at mga naisusuot, dalawang segment na maaaring kumonsumo ng malalaking volume ng chips, ngunit hindi gaanong hinihingi sa panig ng paggawa ng silicon.

Ang nakakaakit sa diskarte ni Hackler ay dalawang bagay. Una, ang pagkilala sa kahalagahan ng demand upang hilahin ang volume sa pamamagitan ng kanyang linya ng pagmamanupaktura ay titiyakin na makakakuha sila ng maraming kasanayan sa pagpapabuti ng ani. Pangalawa, gumagamit sila ng isang bagong teknolohiya, at ang pagsakay sa paglipat ng teknolohiya ay kadalasang isang pagkakataon upang paalisin ang mga nanunungkulan. Ang mga bagong pasok ay walang bagahe na matali sa mga kasalukuyang proseso o pasilidad. 

Malayo pa ang mararating ng American Semiconductor, ngunit ang mga pamamaraang tulad nito ay bubuo ng mga kasanayan sa domestic, at isang praktikal na hakbang sa pagdadala ng chip packaging sa US Huwag asahan na magiging mabilis ang pagtatatag ng kakayahan sa domestic, ngunit hindi ito isang masamang lugar upang simulan.