Ang Ponte Vecchio ng Intel At ang Zen 3 ng AMD ay Nagpapakita Ang Pangako Ng Advanced na Semiconductor Packaging Technology

Tinalakay ng Intel at AMD ang ilan sa kanilang mga pinaka-advanced na disenyo ng chip sa International Solid State Circuits Conference ngayong linggo, at itinampok nila ang papel na ginagampanan ng advanced packaging sa kanilang hinaharap na high end na mga produkto ng chip. Sa parehong mga kaso, ang kahanga-hangang mga bagong kakayahan sa pagganap ay nagmumula sa mga modular na diskarte na pinagsasama ang mga bloke ng gusali na ginawa sa iba't ibang mga fab gamit ang iba't ibang mga proseso ng pagmamanupaktura. Inilalarawan nito ang malawak na potensyal ng chip packaging sa hinaharap ng semiconductor innovation.

Ang target na market ng Intel para sa Ponte Vecchio ay bilang isang high performance module na ibubuo sa malalaking sistema ng datacenter. Isa itong graphics processing unit (GPU), at idinisenyo para sa mga application sa artificial intelligence, machine learning, at computer graphics. Pinangalanan ito sa medieval stone bridge na nag-uugnay sa Piazza della Signoria sa isang gilid ng Arno River sa Florence, Italy kasama ang Pallazzo Pitti sa kabilang panig. Ang isa sa mga highlight ng disenyo ay kung paano ito nag-uugnay sa maraming mga dalubhasang chiplet - integrated circuit na mga bloke ng gusali na sinadya upang pagsamahin upang makagawa ng mga kumpletong sistema.

Gumagamit ang Ponte Vecchio ng walong “tiles” na ginawa sa pinaka-advanced na proseso ng 5 nm ng Taiwan Semiconductor Manufacturing Company (TSMC). Ang bawat tile ay may walong "X^e” core, at bawat isa sa walong core ay may walong vector at walong espesyal na matrix engine. Ang mga tile ay inilalagay sa ibabaw ng isang "base tile," na kumokonekta sa kanila sa memorya at sa labas ng mundo na may isang higanteng tela ng switch. Ang base tile na ito ay binuo gamit ang proseso ng "Intel 7" ng kumpanya, na isang bagong pangalan para sa pinahusay na 10 nm na proseso ng pagmamanupaktura ng SuperFin ng kumpanya. Mayroon ding high performance memory system na tinatawag na "RAMBO," na kumakatawan sa Random Access Memory, Bandwidth Optimized, na binuo sa base tile gamit ang Intel 7 Foveros interconnect technology. Maraming iba pang mga bloke ng gusali ang kasama rin.

Ang disenyo ng Ponte Vecchio ay isang case study sa heterogenous integration - pinagsasama ang 63 iba't ibang tile (47 na gumaganap ng mga function ng computing at 16 para sa thermal management) na may kabuuang mahigit 100 bilyong transistor sa isang pakete na 77.5 x 62.5 mm (tinatayang 3 x 2.5 pulgada). Hindi pa ganoon katagal nang napuno ng ganoong karaming kapangyarihan sa pag-compute ang isang bodega at nangangailangan ng sarili nitong koneksyon sa electrical grid. Ang mga hamon sa engineering sa gayong disenyo ay marami:

Pagkonekta sa lahat ng mga bahagi. Ang mga taga-disenyo ay nangangailangan ng isang paraan upang ilipat ang mga signal sa pagitan ng lahat ng magkakaibang mga chip. Noong unang panahon, ginagawa ito gamit ang mga wire o bakas sa mga naka-print na circuit board, at ang mga chips ay nakakabit sa pamamagitan ng paghihinang sa mga ito sa mga board. Ngunit naubusan iyon ng singaw matagal na ang nakalipas, habang ang bilang ng mga signal at ang bilis ay tumaas. Kung ilalagay mo ang lahat sa isang chip, maaari mong ikonekta ang mga ito sa mga bakas ng metal sa likod na dulo ng proseso ng pagmamanupaktura. Kung gusto mong gumamit ng maraming chips, nangangahulugan iyon na kailangan mo ng maraming connecting pin, at gusto mong maging maikli ang mga distansya sa pagkonekta. Gumagamit ang Intel ng dalawang teknolohiya upang suportahan ito. Ang una ay ang "embedded multi-die interconnect bridge" (EMIB) nito na gawa sa isang maliit na sliver ng silicon na maaaring magbigay ng daan-daan o libu-libong koneksyon sa isang pagkakataon, at ang pangalawa ay ang Foveros die-to-die stacking technology muna. ginamit sa Lakefield mobile processor nito.

Siguraduhin na ang lahat ng mga bahagi ay naka-synchronize. Sa sandaling ikonekta mo ang maraming magkakahiwalay na piraso, kailangan mong tiyakin na ang lahat ng mga bahagi ay maaaring makipag-usap sa isa't isa nang magkakasabay. Karaniwang nangangahulugan ito ng pamamahagi ng signal ng timing na kilala bilang isang orasan, upang ang lahat ng mga chip ay maaaring gumana sa lockstep. Ito ay lumalabas na hindi mahalaga, dahil ang mga signal ay may posibilidad na maging skewed at ang kapaligiran ay napakaingay, na may maraming mga signal na tumatalbog sa paligid. Ang bawat compute tile, halimbawa, ay may higit sa 7,000 na koneksyon sa espasyong 40 square millimeters, kaya't napakaraming dapat panatilihing naka-sync.

Pamamahala ng init. Ang bawat modular na tile ay nangangailangan ng maraming kapangyarihan, at ang paghahatid nito nang pantay-pantay sa buong ibabaw habang inaalis ang init na nabuo ay isang malaking hamon. Ang mga memory chip ay nakasalansan nang ilang panahon, ngunit ang init na nabuo ay medyo pantay na ipinamamahagi. Maaaring magkaroon ng mga hot spot ang processor chips o tile depende sa kung gaano kabigat ang mga ito, at hindi madali ang pamamahala sa init sa isang 3D stack ng chips. Gumamit ang Intel ng proseso ng metallization para sa mga likurang bahagi ng mga chip, at isinama ang mga ito sa mga heat spreader upang mahawakan ang inaasahang 600 watts na ginawa ng Ponte Vecchio system.

Ang mga paunang resulta ng lab na iniulat ng Intel ay kasama ang >45 na pagganap ng Teraflops. Ang Aurora supercomputer na itinayo sa Argonne National Laboratories ay gagamit ng higit sa 54,000 Ponte Vecchios kasama ng higit sa 18,000 susunod na henerasyong mga processor ng Xeon. Ang Aurora ay may naka-target na peak performance na higit sa 2 Exaflops, na 1,000 beses na mas mataas kaysa sa isang Teraflop machine. Noong kalagitnaan ng 1990s noong nasa supercomputer business ako, ang isang Teraflop machine ay isang $100 million science project.

Ang Zen 3 ng AMD

Pinag-usapan ng AMD ang tungkol sa Zen 3 pangalawang henerasyong microprocessor core na binuo sa 7 nm na proseso ng TSMC. Ang microprocessor core na ito ay idinisenyo upang magamit sa lahat ng mga segment ng merkado ng AMD, mula sa mababang-power na mga mobile device, desktop computer, at hanggang sa pinakamakapangyarihang mga server ng datacenter. Ang pangunahing prinsipyo ng diskarteng ito ay ang pag-package ng Zen 3 core nito na may mga function ng suporta bilang isang "core complex" sa isang chiplet, na nagsilbing modular na mga bloke ng gusali na katulad ng mga tile ng Intel. Kaya maaari silang mag-package ng walong chiplet para sa isang desktop o server na may mataas na performance, o apat na chiplet para sa isang value system, tulad ng isang murang home system na maaari kong bilhin. Ang AMD ay nag-stack din ng mga chip nang patayo sa pamamagitan ng paggamit ng tinatawag na through-silicon vias (TSVs), isang paraan ng pagkonekta ng maraming chips na nakalagay sa ibabaw ng bawat isa. Maaari din nitong pagsamahin ang dalawa hanggang walo sa mga chiplet na ito sa isang server die na ginawa sa isang GlobalFoundries 12 nm na proseso upang gawin ang 3 nito.^rd henerasyon ng EPYC server chips.

Ang magandang pagkakataon na itinatampok ng Ponte Vecchio at Zen 3 ay ang kakayahang maghalo at tumugma sa mga chip na ginawa gamit ang iba't ibang proseso. Sa kaso ng Intel, kasama dito ang mga bahaging ginawa sa sarili nitong pati na rin ang mga pinaka-advanced na proseso ng TSMC. Maaaring pagsamahin ng AMD ang mga bahagi mula sa TSMC at GlobalFoundries. Ang isang malaking bentahe ng pagkonekta ng mas maliliit na chiplet o tile nang magkasama sa halip na bumuo lamang ng isang malaking chip ay ang mas maliit na mga chip ay magkakaroon ng mas mahusay na mga ani sa pagmamanupaktura at samakatuwid ay mas mura. Maaari mo ring ihalo-at-tugma ang mga bagong chiplet sa mga mas lumang subok na na alam mong mabuti, o ginawa sa mas murang proseso.

Parehong teknikal ang mga disenyo ng AMD at Intel tour de force. Walang alinlangan na kinakatawan nila ang maraming pagsusumikap at pag-aaral, at kumakatawan sa malalaking pamumuhunan ng mga mapagkukunan. Ngunit tulad ng ipinakilala ng IBM ang mga modular subsystem sa kanyang mainframe System/360 noong 1960s, at ang mga personal na computer ay naging modular noong 1980s, ang modular na partitioning ng mga silicon microsystem na inihalimbawa ng dalawang disenyong ito at pinagana ng advanced chip packaging ay nagbabadya ng makabuluhang pagbabago sa teknolohiya. Ipinagkaloob na marami sa mga kakayahan na ipinapakita dito ay hindi pa rin naaabot ng karamihan sa mga start-up, ngunit maaari nating isipin na kapag ang teknolohiya ay naging mas madaling ma-access, ito ay magpapalabas ng isang alon ng mix-and-match na pagbabago.